Madhok / Pandey | Energy Efficient Design Techniques On FPGA | Buch | 978-3-659-35770-1 | sack.de

Buch, Englisch, 148 Seiten, Paperback, Format (B × H): 150 mm x 220 mm, Gewicht: 238 g

Madhok / Pandey

Energy Efficient Design Techniques On FPGA

Low power Design Goal with Capacitance Scaling, Thermal Aware, HSTL, SSTL & LVCMOS IO Standard and Frequency Scaling
Erscheinungsjahr 2015
ISBN: 978-3-659-35770-1
Verlag: LAP LAMBERT Academic Publishing

Low power Design Goal with Capacitance Scaling, Thermal Aware, HSTL, SSTL & LVCMOS IO Standard and Frequency Scaling

Buch, Englisch, 148 Seiten, Paperback, Format (B × H): 150 mm x 220 mm, Gewicht: 238 g

ISBN: 978-3-659-35770-1
Verlag: LAP LAMBERT Academic Publishing

Madhok / Pandey Energy Efficient Design Techniques On FPGA jetzt bestellen!

Autoren/Hrsg.

Madhok, Shivani
Pandey, Bishwajeet
Ihre Fragen, Wünsche oder Anmerkungen
Vorname*
Nachname*
Ihre E-Mail-Adresse*
Kundennr.
Ihre Nachricht*
Lediglich mit * gekennzeichnete Felder sind Pflichtfelder.
Wenn Sie die im Kontaktformular eingegebenen Daten durch Klick auf den nachfolgenden Button übersenden, erklären Sie sich damit einverstanden, dass wir Ihr Angaben für die Beantwortung Ihrer Anfrage verwenden. Selbstverständlich werden Ihre Daten vertraulich behandelt und nicht an Dritte weitergegeben. Sie können der Verwendung Ihrer Daten jederzeit widersprechen. Das Datenhandling bei Sack Fachmedien erklären wir Ihnen in unserer Datenschutzerklärung.