Rajsuman | Digital Hardware Testing: Transistor-Level Fault Modeling and Testing | Buch | 978-0-89006-580-8 | www.sack.de

Buch, Englisch, 340 Seiten, Format (B × H): 159 mm x 238 mm, Gewicht: 635 g

Reihe: Artech House Telecommunication

Rajsuman

Digital Hardware Testing: Transistor-Level Fault Modeling and Testing


Erscheinungsjahr 1992
ISBN: 978-0-89006-580-8
Verlag: Artech House Publishers

Buch, Englisch, 340 Seiten, Format (B × H): 159 mm x 238 mm, Gewicht: 635 g

Reihe: Artech House Telecommunication

ISBN: 978-0-89006-580-8
Verlag: Artech House Publishers

Rajsuman Digital Hardware Testing: Transistor-Level Fault Modeling and Testing jetzt bestellen!

Autoren/Hrsg.

Rajsuman, Rochit
Ihre Fragen, Wünsche oder Anmerkungen
Vorname*
Nachname*
Ihre E-Mail-Adresse*
Kundennr.
Ihre Nachricht*
Lediglich mit * gekennzeichnete Felder sind Pflichtfelder.
Wenn Sie die im Kontaktformular eingegebenen Daten durch Klick auf den nachfolgenden Button übersenden, erklären Sie sich damit einverstanden, dass wir Ihr Angaben für die Beantwortung Ihrer Anfrage verwenden. Selbstverständlich werden Ihre Daten vertraulich behandelt und nicht an Dritte weitergegeben. Sie können der Verwendung Ihrer Daten jederzeit widersprechen. Das Datenhandling bei Sack Fachmedien erklären wir Ihnen in unserer Datenschutzerklärung.