Schildt / Kahn / Kruegel Einführung in die Technische Informatik

2. Auflage 2005
ISBN: 978-3-211-27353-1
Verlag: Springer Vienna
Format: PDF
Kopierschutz: 1 - PDF Watermark

E-Book, Deutsch, 374 Seiten

Reihe: Computer Science and Engineering (German Language)

Informatik unterm Mikroskop. Dieses Buch wirft einen scharfen Blick auf Computer und ihr Innenleben. Wer verstehen will, was da drinnen wirklich los ist, ist hier gut aufgehoben. Leicht verständlich wird in die Thematik der Technischen Informatik eingeführt. Bei der heutigen Fülle an Information über die Information eine echte Unterstützung. Rechner und ihre Umgebung werden genauestens betrachtet, und vermitteln zuverlässiges Rundumwissen. Abbildungen verdeutlichen die technischen Zusammenhänge. Die Themenvielfalt bietet alles, was das "Platinenherz" begehrt. Wer das gelesen und verstanden hat, der/die kennt sich aus.

Autoren/Hrsg.

Schildt, Gerhard Helge

Kahn, Daniela

Kruegel, Christopher

Moerz, Christian

Inhaltsverzeichnis

1;Vorwort;6
2;Vorwort zur 2. Auflage;8
3;Inhaltsverzeichnis;10
4;1 Einleitung;15
5;Hardware;18
5.1;2 Logische Schaltungen;21
5.1.1;2.1 Grundbegriffe;21
5.1.1.1;2.1.1 Fan Out;25
5.1.1.2;2.1.2 Schaltkreisfamilien;27
5.1.1.3;2.1.3 Signalnamen und Signalverbindungen;28
5.1.2;2.2 Realisierung von Funktionen;29
5.1.2.1;2.2.1 Halbaddierer;30
5.1.2.2;2.2.2 Volladdierer;31
5.1.2.3;2.2.3 Codierer;33
5.1.2.4;2.2.4 Decodierer;35
5.1.2.5;2.2.5 Multiplexer;36
5.1.2.6;2.2.6 Demultiplexer;38
5.1.3;2.3 Sequenzielle Logik;38
5.1.3.1;2.3.1 Latches;39
5.1.3.2;2.3.2 Register;44
5.1.3.3;2.3.3 Zähler;48
5.1.4;2.4 Signalverarbeitende elektronische Schaltungen;51
5.1.4.1;2.4.1 Operationsverstärker;51
5.1.4.2;2.4.2 Komparatoren;53
5.1.4.3;2.4.3 Torschaltungen;55
5.1.4.4;2.4.4 Schmitt-Trigger;56
5.1.4.5;2.4.5 Zero-Crossing-Detector;62
5.1.4.6;2.4.6 Univibrator;62
5.1.4.7;2.4.7 Signalgeneratoren;64
5.1.4.8;2.4.8 Analog-Digital-Umsetzer;69
5.1.5;2.5 Halbleiterspeicher;71
5.1.5.1;2.5.1 Tabellenspeicher;71
5.1.5.2;2.5.2 Tristate Outputs;74
5.1.5.3;2.5.3 Open-Collector-Schaltungen;75
5.1.5.4;2.5.4 Speicherbausteine;76
5.1.5.5;2.5.5 Funktionsspeicher (ASICs);78
5.1.6;Weiterführende Literatur;81
5.2;3 VHDL;83
5.2.1;3.1 Entwurfssichten;83
5.2.2;3.2 Entwurfsebenen;85
5.2.2.1;3.2.1 Systemebene;85
5.2.2.2;3.2.2 Algorithmische Ebene;85
5.2.2.3;3.2.3 Register-Transfer-Ebene;85
5.2.2.4;3.2.4 Logikebene;85
5.2.2.5;3.2.5 Schaltkreisebene;86
5.2.2.6;3.2.6 Der Aufbau einer VHDL-Beschreibung;87
5.2.3;3.3 Bestandteile einer VHDL-Beschreibung;88
5.2.3.1;3.3.1 Entwurfssichten in VHDL;88
5.2.3.2;3.3.2 Entwurfsebenen in VHDL;89
5.2.3.3;3.3.3 Design-Methodik mit VHDL;90
5.2.3.4;3.3.4 Die Sprache VHDL;91
5.2.3.5;3.3.5 Der Aufbau eines VHDL-Modells;91
5.2.4;3.4 Beispiele;92
5.2.4.1;3.4.1 (2-von-3) Voter;92
5.2.4.2;3.4.2 Siebensegment-Decoder;93
5.2.4.3;3.4.3 Input-Synchronisation;94
5.2.4.4;3.4.4 Tasten-Entpreller;96
5.2.5;3.5 Bewertung von VHDL;98
5.2.6;Weiterführende Literatur;100
5.2.7;Internetverweise;100
5.3;4 Mikroprozessoren;101
5.3.1;4.1 Endliche Automaten;101
5.3.2;4.2 Das Moore-Schaltwerk;106
5.3.2.1;4.2.1 Schaltwerk;107
5.3.2.2;4.2.2 Die Grundschaltung des Moore-Schaltwerkes;107
5.3.2.3;4.2.3 Schaltwerksbeschreibung durch den Zustandsgraphen;109
5.3.2.4;4.2.4 Alternativen zum Zustandsgraph;112
5.3.2.5;4.2.5 Realisierung mit ( 1 aus n) und dichter Zustandscodierung;113
5.3.2.6;4.2.6 Der zeitliche Ablauf im Moore-Schaltwerk;117
5.3.2.7;4.2.7 Synchronisierung von asynchronen Eingangssignalen;118
5.3.2.8;4.2.8 Systematische Schaltwerksentwicklung;119
5.3.3;4.3 Das Mealy-Schaltwerk;130
5.3.3.1;4.3.1 Die Schaltung eines Mealy-Schaltwerks;130
5.3.3.2;4.3.2 Beschreibung des Mealy-Schaltwerkes durch den Zustandsgraphen;132
5.3.3.3;4.3.3 Mealy-Moore-Transformation;133
5.3.3.4;4.3.4 Die maximale Taktfrequenz des Mealy-Schaltwerkes;134
5.3.3.5;4.3.5 Überwachung einer Einschaltreihenfolge;135
5.3.3.6;4.3.6 Erkennen der Eingangsfolge 1011;137
5.3.4;4.4 Prozessoren;139
5.3.4.1;4.4.1 Arithmetic Logic Unit;140
5.3.4.2;4.4.2 Register File und Busverbindungen;143
5.3.4.3;4.4.3 Speicheranbindung;146
5.3.4.4;4.4.4 Control Unit;149
5.3.4.5;4.4.5 Mikro-Programm;153
5.3.4.6;4.4.6 Very Large Scale Integration (VLSI);156
5.3.5;Weiterführende Literatur;156
5.4;5 Computersysteme;157
5.4.1;5.1 Prozessoren;157
5.4.1.1;5.1.1 Maschinen-Code;157
5.4.1.2;5.1.2 Adressierungsarten;168
5.4.1.3;5.1.3 Architekturen;172
5.4.1.4;5.1.4 Parallelverarbeitung innerhalb eines Rechners;174
5.4.1.5;5.1.5 CISC versus RISC;179
5.4.2;5.2 Speicher;180
5.4.2.1;5.2.1 Interleaved Memory;181
5.4.2.2;5.2.2 Caches;183
5.4.2.3;5.2.3 Direct Memory Access (DMA);188
5.4.2.4;5.2.4 Controller und Co-Prozessoren;189
5.4.2.5;5.2.5 Interconnection;191
5.4.3;5.3 Periphere Geräte;192
5.4.3.1;5.3.1 Externspeicher;193
5.4.3.2;5.3.2 Dialoggeräte;199
5.4.4;5.4 USB und FireWire;205
5.4.4.1;5.4.1 USB-Datenübertragung;207
5.4.4.2;5.4.2 USB-Hardware-Architektur;209
5.4.4.3;5.4.3 USB Kommunikation;211
5.4.4.4;5.4.4 FireWire;215
5.4.5;Weiterführende Literatur;217
5.4.6;Internetverweise;218
6;Netzwerke;219
6.1;6 Aufbau;221
6.1.1;6.1 Netzwerktypen;221
6.1.2;6.2 Circuit- und Packet-Switching;222
6.1.3;6.3 Standardisierung;223
6.1.4;Weiterführende Literatur;225
6.1.5;Internetverweise;225
6.2;7 Architekturen;226
6.2.1;7.1 OSI Reference Model;228
6.2.2;7.2 Kabel und Stecker;232
6.2.2.1;7.2.1 BNC und Thin Ethernet;232
6.2.2.2;7.2.2 Twisted Pair und RJ-45;232
6.2.3;7.3 LAN und WAN;233
6.2.3.1;7.3.1 ARPANET;233
6.2.3.2;7.3.2 Ethernet;234
6.2.3.3;7.3.3 Fast Ethernet;235
6.2.3.4;7.3.4 Token Ring;235
6.2.3.5;7.3.5 WaveLAN;237
6.2.4;7.4 Digital Subscriber Line (DSL);239
6.2.4.1;7.4.1 Funktionsweise;239
6.2.4.2;7.4.2 Bluetooth;240
6.2.4.3;7.4.3 ADSL und SDSL;241
6.2.5;Weiterführende Literatur;241
6.3;8 Protokolle;242
6.3.1;8.1 Internet Protocol (IP);242
6.3.1.1;8.1.1 TCP;250
6.3.1.2;8.1.2 UDP;251
6.3.2;8.2 IPv6;252
6.3.3;Weiterführende Literatur;254
6.3.4;Internetverweise;254
7;Betriebssysteme und Systemsoftware;255
7.1;9 Übersicht;257
7.1.1;9.1 Ziele und Funktionen von Betriebssystemen;257
7.1.2;9.2 Betriebssystemschnittstelle zwischen Benutzer und Computersystem;258
7.1.3;9.3 Betriebssystemaufrufe;259
7.1.4;9.4 Betriebssystem-Struktur;260
7.1.4.1;9.4.1 Konsistente Schichtung;261
7.1.4.2;9.4.2 Quasikonsistente Schichtung;261
7.1.4.3;9.4.3 Schichtenmodell;261
7.1.5;Weiterführende Literatur;263
7.2;10 Prozesse;264
7.2.1;10.1 Parallelität;266
7.2.2;10.2 Prozesshierarchien;268
7.2.3;10.3 Prozesszustände;270
7.2.4;10.4 Threads;276
7.2.5;10.5 Scheduling;281
7.2.5.1;10.5.1 Prozess-Scheduling;282
7.2.5.2;10.5.2 Thread-Scheduling;285
7.2.5.3;10.5.3 Job-Scheduling;286
7.2.6;Weiterführende Literatur;287
7.2.7;Internetverweise;287
7.3;11 Interprozess-Kommunikation;288
7.3.1;11.1 Server-Prozesse;288
7.3.2;11.2 Synchrone Methoden;293
7.3.2.1;11.2.1 Semaphore;294
7.3.2.2;11.2.2 Message Passing;298
7.3.2.3;11.2.3 H ¨ ohere Mechanismen;301
7.3.3;11.3 Asynchrone Methoden;301
7.3.4;11.4 Deadlocks;302
7.3.5;Weiterführende Literatur;304
7.4;12 Speicherverwaltung;306
7.4.1;12.1 Virtuelle Adresszuordnung;309
7.4.2;12.2 Physikalische Adresszuordnung;314
7.4.2.1;12.2.1 Swapping;314
7.4.2.2;12.2.2 Paging;317
7.4.2.3;12.2.3 Segmentierung;321
7.4.3;Weiterführende Literatur;324
7.5;13 Ressourcen-Management;325
7.5.1;13.1 Objektorientierung in Betriebssystemen;325
7.5.2;13.2 Device-Unabhängigkeit;326
7.5.3;13.3 File Management;328
7.5.4;Weiterführende Literatur;342
7.6;14 Sicherheit;343
7.6.1;14.1 Zugriffsschutz;345
7.6.2;14.2 Zugrffskontrolle;347
7.6.3;14.3 Design Prinzipien;350
7.6.4;14.4 Trusted Computing;350
7.6.5;Weiterführende Literatur;352
7.7;15 Schlussbetrachtung;353
8;Stichwortverzeichnis;355