Halang / Holleczek Eingebettete Systeme

Echtzeit 2010
2011
ISBN: 978-3-642-16189-6
Verlag: Springer
Format: PDF
Kopierschutz: 1 - PDF Watermark

E-Book, Deutsch, Band 1, 140 Seiten, eBook

Reihe: Informatik aktuell

Die Fachausschüsse „Echtzeitsysteme“ der Gesellschaft für Informatik und der VDI/VDE-Gesellschaft Mess- und Automatisierungstechnik bieten Wissenschaftlern, Nutzern und Herstellern mit dem Workshop „Eingebettete Systeme“ ein Forum für neue Trends und Entwicklungen. Der Band versammelt die Beiträge zum Workshop 2010 mit folgenden Themenschwerpunkten: Sicherheit/Zertifizierung, Echtzeitbetriebssysteme, Softwareentwicklung, Testen, Energieeffizienz, virtuelle Umgebungen sowie Multicore-Systeme.

Zielgruppe

Research

Autoren/Hrsg.

Halang, Wolfgang A.

Holleczek, Peter

Inhaltsverzeichnis

1;Copyright Page;4
2;Vorwort;5
3;Table of Contents;7
4;Energieeffiziente Software-Systeme;9
4.1;1 Einleitung;9
4.2;2 Energiesignaturen;10
4.3;3 Modellierung;12
4.3.1;3.1 Energiemodillierung mittels Automaten;13
4.3.2;3.2 MARMOT;13
4.4;4 Echtzeit;15
4.5;5 Vorhersage und Optimierung;16
4.6;6 Zusammenfassung und Ausblick;17
4.7;Literaturverzeichnis;18
5;Notwendigkeit von Metriken fur neue Programmiermethoden automatisierungstechnischer Anlagen;19
5.1;1 Einleitung ;19
5.2;2 Nachweis des Nutzens objektorientierter Ansatze in Echtzeitumgebungen;20
5.3;3 Anforderungen an Metriken fur die Bewertung von automatisierungstechnischen Anlagen;21
5.4;4 Aufbau einer Metrikensammlung;25
5.5;5 Zusammenfassung;27
5.6;Literaturverzeichnis ;28
6;Entwicklung einer echtzeitfahigen CLI-Laufzeitumgebung fur den Einsatz in der Automatisierungstechnik;29
6.1;1 Einleitung;29
6.1.1;1.1 Motivation;29
6.1.2;1.2 Problemstellung;30
6.1.3;1.3 Rahmenbedingungen;30
6.2;2 Nichtdeterminismen bei Ausfuhrung in der Mono-VM;31
6.3;3 Pra-JIT;32
6.4;4 Testergebnisse;34
6.4.1;4.1 Testumgebung;34
6.4.2;4.2 Methodenaufrufe;35
6.4.3;4.3 Platform Invoke;35
6.5;5 Verwandte Arbeiten;36
6.6;6 Zusammenfassung und Ausblick;37
6.7;Literaturverzeichnis ;38
7;Design eines Virtual Machine Monitors aufbauend auf einem Mikrokern;39
7.1;1 Motivation;39
7.2;2 Grundlagen;40
7.3;3 Existierende Ansatze;41
7.3.1;3.1 Vergleich;41
7.3.2;3.2 Geschwindigkeitsvergleich;42
7.4;4 Design;43
7.4.1;4.1 Interface;43
7.4.2;4.2 Aufbau;44
7.4.3;4.3 Komponenten;44
7.5;5 Implementierung;45
7.6;6 Test;46
7.7;7 Diskussion;47
7.8;8 Zusammenfassung und Ausblick;47
7.9;Ausblick;48
7.10;Literaturverzeichnis ;48
8;Echtzeitfahigkeit virtueller Maschinen;49
8.1;1 Einleitung;49
8.2;2 Planung unter Virtualisierungsumgebungen;50
8.2.1;2.1 Hierarchischer Schduler;50
8.2.2;2.2 Stellvertreterprozess;51
8.3;3 Kosten der Virtualisierung;54
8.3.1;3.1 Planungsbedingte Verluste;54
8.3.2;3.2 Hardwarebedingte Kosten;55
8.4;4 Zusammenfassung;57
8.5;Literaturverzeichnis ;58
9;Entwurf und Realisierung eines Adapters fur UniLoG zur Lastgenerierung an IP-basierten Schnittstellen;59
9.1;1 Motivation;59
9.2;2 Lastspezifikation mit Benutzerverhaltensautomaten;60
9.3;3 Der Real-Time Load Generator fur IP-Netze;61
9.4;4 Prazision und Leistungsfahigkeit des IP-Adapters;62
9.5;5 Fallstudie;63
9.6;6 Resumee;68
9.7;Literaturverzeichnis ;68
10;Superblock-basierte Quellcodeoptimierungen zur WCET-Reduktion;69
10.1;1 Einleitung;69
10.2;2 WCET-sensitive Bildung von Quellcode-Superblicken;71
10.2.1;2.1 Traces und Superblicke;71
10.2.2;2.2 Trace Selektion;73
10.3;3 WCET-sensitive Superblock-Optimierungen;74
10.3.1;3.1 Superblock Common Subexpression Elimination;74
10.3.2;3.2 Superblock Dead Code Elimination;75
10.4;4 IPET-basierte WCEP-Aktuelisierung;75
10.5;5 Auswertung;76
10.5.1;5.1 Versuchsumgebung;76
10.5.2;5.2 Ergebnisse;76
10.6;Literaturverzeichnis ;78
11;RidersGuide: The First Real-Time Navigation System for Ski Slopes;79
11.1;1 Introduction;79
11.2;2 State of the Art;80
11.3;3 System Design;81
11.3.1;3.1 Tracking System;81
11.3.2;3.2 Geographic Information System;82
11.3.3;3.3 Feedback System;82
11.4;4 Routing System Principles;83
11.4.1;4.1 Warnings;83
11.4.2;4.2 Routing Instructions;85
11.5;5 Evaluation in Real-Life Experiments;86
11.6;6 Conclusion;87
11.7;7 Outlook;88
11.8;References;88
12;Rapid Prototyping eingebetter Systeme zur echtzeitfahigen Sortierung von Schuttgutern;89
12.1;1 Einleitung;89
12.2;2 Stand der Technik;90
12.3;3 Systemaufbau;92
12.3.1;3.1 Vorverarbeitung;92
12.3.2;3.2 Softwarekomponenten;92
12.3.3;3.3 Ausschleusung;93
12.4;4 Echtzeit- und Synchronisierungsanforderungen;93
12.5;5 Konzepte zur Synchronisierung von Sensor und Aktor;95
12.6;6 Fazit;97
12.7;Literaturverzeichnis ;98
13;Dezentrale Echtzeitverarbeitung von RFID-Daten;99
13.1;1 Einleitung;99
13.2;2 Dezentrale Verkehrslenkung von RFID-Daten;101
13.3;3 Lokaler Strukturbildungsalgorithmus;103
13.4;4 Simulative Untersuchung des Verfahrens;105
13.5;5 Zusammenfassung und Ausblick;108
13.6;Literaturverzeichnis;108
14;Ein Regler zur Kollisionsvermeidung von Flugrobotern;109
14.1;1 Einleitung;109
14.2;2 Verwandte Arbeiten;110
14.3;3 Erweiterung des Quadrokopters;111
14.4;4 Kollisionsvermeidung;112
14.4.1;4.1 Interpretation der Messwerte;112
14.4.2;4.2 Abweichung vom Standard-Regelverhalten;113
14.4.3;4.3 Gegensteuerung;113
14.4.4;4.4 Steuerwert-Einkopplung;114
14.4.5;4.5 Regelkreismodell;115
14.5;5 Java in Echtzeitsystemen;115
14.5.1;5.1 Laufzeiten der Steuerung;116
14.5.2;5.2 Einplanungsungenauigkeit;117
14.6;6 Fazit und Ausblick;118
14.7;Literaturverzeichnis;118
15;IEEE 1588-Leistungstester mit Emulation von Umwelteinflussen;119
15.1;1 Einleitung;119
15.2;2 Einflusse auf die Synchronesationsgenauigkeit;120
15.2.1;2.1 Takt- und Zeitquellen;121
15.3;3 Ansatz und Architektur eines IEEE 1588-Leistungs- testgerates;122
15.3.1;3.1 Emulation von Umgebungseinflussen;122
15.3.2;3.2 Grundlegender Aufbau des Sync-Testers;123
15.3.3;3.3 Architektur der Hardware;123
15.3.4;3.4 Software Architektur;125
15.4;4 Testszenario Synchronisationsgenauigkeit eines Slave;126
15.5;Literaturverzeichnis;128
16;Smart Metering: Entwicklung eines intelligenten Stromzahlers Pufferung eines periodischen SPI-Datenstroms fur eine blockweise SPI-Verarbeitung;129
16.1;1 Einleitung;129
16.2;2 Intelligenter Stromzahler;130
16.2.1;2.1 Data Acquisition Card;130
16.2.2;2.2 Datentransfer;131
16.2.3;2.3 FPGA;132
16.3;3 DAC-Buffer-Konzept;132
16.3.1;3.1 Konzept DDR-Core;132
16.3.2;3.2 Konzept MicroBlaze;134
16.3.3;3.3 Integration des FPGA-Moduls auf die DAC-Platine;136
16.3.4;3.4 Konfiguration des AS-Wandlers;137
16.4;4 Zusammenfassung und Ausblick;138
16.5;Literaturverzeichnis;138
17;Ein FPGA-basiertes System-on-Chip in der Echtzeitbildverarbeitung;139
17.1;1 Einleitung;139
17.2;2 FPGA-basiertes System-on-Chip;141
17.3;3 Bildverarbeitungspipeline zur Fahrspuridentifikation;143
17.4;4 Resumee;148
17.5;Literaturverzeichnis;148