Mit RISC-V-Fallstudien
Buch, Deutsch, 262 Seiten, Format (B × H): 160 mm x 241 mm, Gewicht: 600 g
ISBN: 978-3-031-18173-3
Verlag: Springer International Publishing
Dieses Buch stellt eine umfassende Reihe von Techniken vor, die alle wichtigen Aspekte eines modernen Virtual Prototype (VP)-basierten Entwurfsablaufs verbessern. Die Autoren legen den Schwerpunkt auf automatisierte formale Verifikationsmethoden sowie auf fortgeschrittene, abdeckungsgeleitete Analyse- und Testtechniken, die auf SystemC-basierte VP und die zugehörige Software (SW) zugeschnitten sind. Die Abdeckung umfasst auch VP-Modellierungstechniken, die sowohl funktionale als auch nicht-funktionale Aspekte behandeln, und beschreibt zudem Korrespondenzanalysen zwischen der Hardware- und VP-Ebene, um die auf verschiedenen Abstraktionsebenen verfügbaren Informationen zu nutzen. Alle Ansätze werden ausführlich diskutiert und anhand mehrerer Experimente evaluiert, um ihre Effektivität bei der Verbesserung des VP-basierten Entwurfsablaufs zu demonstrieren. Darüber hinaus legt das Buch einen besonderen Schwerpunkt auf den modernen RISC-V ISA, mit mehreren Fallstudien, die sowohl Aspekteder Modellierung als auch der VP- und SW-Verifikation abdecken.
Zielgruppe
Professional/practitioner
Autoren/Hrsg.
Fachgebiete
- Technische Wissenschaften Elektronik | Nachrichtentechnik Elektronik Bauelemente, Schaltkreise
- Technische Wissenschaften Energietechnik | Elektrotechnik Elektrotechnik
- Technische Wissenschaften Elektronik | Nachrichtentechnik Nachrichten- und Kommunikationstechnik
- Mathematik | Informatik EDV | Informatik Informatik Mensch-Maschine-Interaktion Ambient Intelligence, RFID, Internet der Dinge
Weitere Infos & Material
Einleitung.- Vorbemerkungen.- Eine quelloffene RISC-V-Evaluierungsplattform.- Formale Verifikation von SystemC-basierten Entwürfen mittels symbolischer Simulation.- Abdeckungsgesteuertes Testen für die skalierbare Verifikation von virtuellen Prototypen.- Verifikation von eingebetteten Software-Binärdateien mittels virtueller Prototypen.- Validierung von Firmware-basiertem Power Management mittels virtueller Prototypen.- Korrespondenzanalyse auf Register-Transfer-Ebene.- Fazit.- Index.