Pareek / Jain | Fault Tolerant & Testable Sequential Reversible Circuit Design | Buch | 978-3-659-67168-5 | www.sack.de

Buch, Englisch, 76 Seiten, Format (B × H): 150 mm x 220 mm, Gewicht: 131 g

Pareek / Jain

Fault Tolerant & Testable Sequential Reversible Circuit Design

A Designers Approach to Realize Fault Tolerant Sequential Reversible Circuit
Erscheinungsjahr 2015
ISBN: 978-3-659-67168-5
Verlag: LAP LAMBERT Academic Publishing

A Designers Approach to Realize Fault Tolerant Sequential Reversible Circuit

Buch, Englisch, 76 Seiten, Format (B × H): 150 mm x 220 mm, Gewicht: 131 g

ISBN: 978-3-659-67168-5
Verlag: LAP LAMBERT Academic Publishing

Pareek / Jain Fault Tolerant & Testable Sequential Reversible Circuit Design jetzt bestellen!

Autoren/Hrsg.

Pareek, Vishal
Jain, Sushil Chandra
Ihre Fragen, Wünsche oder Anmerkungen
Vorname*
Nachname*
Ihre E-Mail-Adresse*
Kundennr.
Ihre Nachricht*
Lediglich mit * gekennzeichnete Felder sind Pflichtfelder.
Wenn Sie die im Kontaktformular eingegebenen Daten durch Klick auf den nachfolgenden Button übersenden, erklären Sie sich damit einverstanden, dass wir Ihr Angaben für die Beantwortung Ihrer Anfrage verwenden. Selbstverständlich werden Ihre Daten vertraulich behandelt und nicht an Dritte weitergegeben. Sie können der Verwendung Ihrer Daten jederzeit widersprechen. Das Datenhandling bei Sack Fachmedien erklären wir Ihnen in unserer Datenschutzerklärung.